职责描述： 1.充分理解集成电路工程师对版图设计的需求； 2.负责flash 以及模拟等各种类型的 IP和test chip的版图布局设计； 3.严格按照流程进行版图的验证(DRC/LVS/ERC/Anatenna)，以及最终tape out等检查，确保版图质量； 4.负责客户产品的IP Merge，会根据客户mainchip的数据，完成Merge的工作，同时完成DRC/LVS等检查； 5.能够熟悉理解工艺Mask，负责处理和工艺接口相关Tape out的工作。 任职要求： 1：本科及以上学历，集成电路，微电子，物理等相关理工科专业； 2：5-10年及以上模拟\数模混合版图设计经验； 3：熟悉Virtuoso，Calibre等版图设计工具的使用，熟悉drc和lvs规则； 4：熟悉CMOS工艺制程，熟悉CMOS ESD和LATCH UP相关的版图设计要求； 5. 具有良好的学习能力、沟通协调能力和团队合作精神。